我們在Linux環境下開發程序，少不了要自己編寫Makefile，一個稍微大一些的工程下面都會包含很多.c的源文 件。
如果我們用gcc去一個一個編譯每一個源文件的話，效率會低很多，但是如果我們可以寫一個Makefile，那麼只需要執行一個make就OK了，這 樣大大提高了開發效率。
但是Makefile的語法規則眾多，而且缺乏參考資料，對於初學者來說，寫起來還是有一定的難度，往往令很多人望而生畏。
下面我 們介紹一個比較通用而且簡潔的Makefile，大家只要對它稍作修改就可以用在你們自己的工程裡了。
現在假設我們有一個工程叫my_project，工程源碼目錄下面有app1.c，app2.c，app3.c以及main.c這五個源文件。我們現在需要編譯出app1.o,app2.o,app3.o以及main.o，然後再把這些.o文件鏈接成為一個ELF格式的可執行程序叫做my_app。我們先看一個最簡單的Makefile如何編寫：
my_app : main.o, app1.o, app2.o, app3.o, app4.o
gcc –o my_app main.o app1.o, app2.o, app3.o, app4.o
main.o : main.c
gcc –c main.c
app1.o : app1.c
gcc –c app1.c
app2.o : app2.c
gcc –c app2.c
app3.o : app3.c
gcc –c app3.c
clean :
rm main.o app1.o, app2.o, app3.o, app4.o
這是一個傻瓜式的Makefile，不靈活，而且不具備可復制性，想象一個如果我們的工程下面有50個源文件，那豈不是要一個一個寫出來。
我們的目標是寫一個Makefile，只要稍作修改就可以在各個工程之間通用。
下面這個Makefile就可以滿足這個要求：
SRCS = $(wildcard *.c)
OBJS = $(SRCS:.c = .o)
CC = gcc
INCLUDES = -I/×××
LIBS = -L/×××
CCFLAGS = -g -Wall -O0
my_app : $(OBJS)
$(CC) $^ -o $@ $(INCLUDES) $(LIBS)
%.o : %.c
$(CC) -c $< $(CCFLAGS)
clean:
rm *.o
.PHONY:clean
大家看這個Makefile和前一個比起來是不是簡潔很多，當然理解起來不如上一個那麼直觀。
實際上編寫 Makefile就是為了提高我們的工作效率，而不是增加我們的工作量。
因此Makefile為我們提供了很多強大的功能，比如定義變量，使用通配符等 等。只要合理利用，就可以達到事半功倍的效果。
下面我們一條一條分析這個Makefile：
SRCS = $(wildcard *.c)
這條語句定義了一個變量SRCS，它的值就是當前面目錄下面所有的以.c結尾的源文件。
OBJS = $(SRCS:.c = .o)
這裡變量OBJS的值就是將SRCS裡面所有.c文件編譯出的.o目標文件
CC = gcc
變量CC代表我們要使用的編譯器
INCLUDES = -I/×××
LIBS = -L/×××
這裡指定除了編譯器默認的頭文件和庫文件的路徑之外需要額外引用的頭文件路徑以及庫的路徑（×××表示路徑）。
CCFLAGS = -g -Wall -O0
CCFLAGS變量存放的是編譯選項
my_app : $(OBJS)
$(CC) $^ -o $@ $(INCLUDES) $(LIBS)
my_app依賴於所有的.o文件，$^代表$(OBJS)，$@代表my_app
%.o : %.c
$(CC) -c $< $(CCFLAGS)
將所有的.c源代碼編譯成.o目標文件，這樣寫是不是很省事？
clean:
rm *.o
在執行make clean之後刪除所有編譯過程中生成的.o文件。
.PHONY:clean
每次執行make clean時都要執行rm *.o命令
這個Makefile就具備靈活的通用性，我們只要對它稍作修改就可以用在自己的工程裡面。當然Makefile還有很多強大的功能，需要我們進一步學習。
摘自 編程小丫
